+
Setting - xảy ra khi SET input có một xung xuố ng 0 trong khi CLEAR input vẫn bằng
1
+
Setting - xảy ra khi SET input có một xung xuố ng 0 trong khi CLEAR input vẫn bằng
1
▫ Trường hợp Q = 1
+
Clearing - xảy ra khi CLEAR input có một xuố ng 0 trong khi SET input vẫn bằng 1
▫ Trạng thái Q = 0
+ Khi SET = CLEAR = 0, giá trị nhớ của Latch không thê đoán trước được. Tùy thuộc
vào tín hiệu nào lên 1 trướ c.
+ Vì vậy, trong NAND latch điều kiện SET = CLEAR = 0 không được sử dụng
Biểu diễn tương đương
NOR Gate Latch
Đồng bộ và bất đồng bộ
+ Một hệ thống số có thể hoạt động trong 2 chế độ
▫ Bấ t đồ ng bộ (Asynchronous)
▫ Đồ ng bộ (Synchronous)
+ Hệ thố ng bấ t đồ ng bộ: output có thể thay đổ i trạng thái bấ t kì lúc nào khi
input thay đổ i
+ Hệ thống đồng bộ: output thay đổ i trạng thái tại một thời điểm xác định bở i
tí n hiệu clock (Clock signal)
Xung số
Clock Signals
+ Tín hiệu Clock đượ c phân bổ đế n tấ t cả các phầ n của hệ thống. Output có thể
thay đổi chỉ khi tín hiệu clock chuyển trạng thái
+ Tín hiệu clock chuyển trạng thái
▫ 0 lên 1: cạnh lên (Positive going transition – PGT).
▫ 1 xuố ng 0: cạnh xuố ng (Negative going transition – NGT).
Clocked FFs
+ Hầu hết các hệ thống số đều hoạt động ở chế độ đồng bộ (synchronous)
▫ Dễ thiết kế
▫ Dễ sửa chữa
+ Các hệ thống này được xây dựng từ các phần tử cơ bản Clocked FF.
+ Clocked FF đượ c thiế t kế để khi có sự thay đổ i trạ ng thái của clock thì trạng
thái của output cũng thay đổi theo.